崗位職責(zé)：
1. 根據(jù)項(xiàng)目任務(wù)書的要求，完成FPGA軟件的需求分析。
2. 負(fù)責(zé)FPGA的模塊設(shè)計(jì)、代碼實(shí)現(xiàn)、時(shí)序分析、仿真驗(yàn)證等工作。
3. 負(fù)責(zé)相關(guān)FPGA軟件的測試工作，編制測試計(jì)劃、說明和測試報(bào)告等文檔；
4. 協(xié)助硬件和軟件團(tuán)隊(duì)進(jìn)行系統(tǒng)調(diào)試與測試；
任職要求：
1. 電子工程、微電子或通信工程等相關(guān)專業(yè)，研究生及以上學(xué)歷；或具有相關(guān)開發(fā)經(jīng)驗(yàn)者2年以上優(yōu)先；
2. 熟悉常用FPGA（如Xilinx）的結(jié)構(gòu)和開發(fā)軟件，掌握相關(guān)的設(shè)計(jì)流程；
3. 熟練使用VHDL/Verilog語言進(jìn)行邏輯電路設(shè)計(jì)，具備較強(qiáng)的獨(dú)立設(shè)計(jì)和調(diào)試能力，具有良好的代碼風(fēng)格和文檔編寫習(xí)慣；
4. 了解數(shù)字電路和模擬電基本知識(shí)，可以看懂原理圖；
5. 熟練使用Modelsim或其他的仿真軟件進(jìn)行FPGA仿真；
6. 能夠根據(jù)軟件開發(fā)文檔，閱讀代碼，編寫FPGA測試用例，并利用測試工具進(jìn)行測試驗(yàn)證； 7.有高速ADC（大于1G采樣率）開發(fā)調(diào)試經(jīng)驗(yàn)優(yōu)先。
1. 根據(jù)項(xiàng)目任務(wù)書的要求，完成FPGA軟件的需求分析。
2. 負(fù)責(zé)FPGA的模塊設(shè)計(jì)、代碼實(shí)現(xiàn)、時(shí)序分析、仿真驗(yàn)證等工作。
3. 負(fù)責(zé)相關(guān)FPGA軟件的測試工作，編制測試計(jì)劃、說明和測試報(bào)告等文檔；
4. 協(xié)助硬件和軟件團(tuán)隊(duì)進(jìn)行系統(tǒng)調(diào)試與測試；
任職要求：
1. 電子工程、微電子或通信工程等相關(guān)專業(yè)，研究生及以上學(xué)歷；或具有相關(guān)開發(fā)經(jīng)驗(yàn)者2年以上優(yōu)先；
2. 熟悉常用FPGA（如Xilinx）的結(jié)構(gòu)和開發(fā)軟件，掌握相關(guān)的設(shè)計(jì)流程；
3. 熟練使用VHDL/Verilog語言進(jìn)行邏輯電路設(shè)計(jì)，具備較強(qiáng)的獨(dú)立設(shè)計(jì)和調(diào)試能力，具有良好的代碼風(fēng)格和文檔編寫習(xí)慣；
4. 了解數(shù)字電路和模擬電基本知識(shí)，可以看懂原理圖；
5. 熟練使用Modelsim或其他的仿真軟件進(jìn)行FPGA仿真；
6. 能夠根據(jù)軟件開發(fā)文檔，閱讀代碼，編寫FPGA測試用例，并利用測試工具進(jìn)行測試驗(yàn)證； 7.有高速ADC（大于1G采樣率）開發(fā)調(diào)試經(jīng)驗(yàn)優(yōu)先。
職位類別： FPGA開發(fā)
舉報(bào)
fpga開發(fā)工程師職業(yè)大全：
- 公司性質(zhì)：其他
- 所屬行業(yè)：水泥制造
- 所在地區(qū)：山東-濟(jì)南市
- 聯(lián)系人：HR
- 手機(jī)：會(huì)員登錄后才可查看
- 郵箱：會(huì)員登錄后才可查看
- 郵政編碼：
工作地址
- 地址：
